簡(jiǎn)介

市場(chǎng)對(duì)更高帶寬和更高數(shù)據(jù)速率的需求日益增加，系統(tǒng)頻率和調(diào)制速率要求不斷提高。隨著曾經(jīng)用于軍事和國(guó)防領(lǐng)域的應(yīng)用進(jìn)入消費(fèi)市場(chǎng)，低功耗變得至關(guān)重要。在滿足這些要求的同時(shí)，還需要保證：不會(huì)犧牲電氣性能或功能。為了滿足這些要求，除了改善進(jìn)信噪比(SNR)、誤碼率(BER)和用戶熟悉的優(yōu)質(zhì)服務(wù)外，還必須改善本地振蕩器(LO)的相位噪聲。

新推出的ADF5610是一款集成式鎖相環(huán)(PLL)和壓控振蕩器(VCO)，充分體現(xiàn)了ADI致力于解決這些問題最終取得的成果。

頻率覆蓋范圍

ADF5610總共覆蓋8個(gè)倍頻，VCO基波頻率范圍為3.65 GHz至7.3 GHz，此頻率可反饋給PLL，以最小化相位噪聲。單端輸出(RFOUT)使基波頻率翻倍，可提供7.3 Ghz至14.6 GHz頻率，而差分輸出通過使用1/2/4/8/16/32/64/128分頻設(shè)置，同時(shí)支持57 MHz至14.6 GHz全頻率范圍。

圖1.ADF5610的功能框圖。

ADF5610 的VCO架構(gòu)可實(shí)現(xiàn)出色的寬帶頻率合成器性能，同時(shí)保持行業(yè)領(lǐng)先的相位噪聲性能，在10 GHz 、100 kHz偏置時(shí)，標(biāo)稱開環(huán)相位噪聲為–114 dBc/Hz。在僅使用一個(gè)無源環(huán)路濾波器的情況下，內(nèi)部狀態(tài)機(jī)就可以使頻率建立時(shí)間低于40 μs；除非需要更快的建立時(shí)間，否則無需使用額外的電路或查找表(LUT)。

適合轉(zhuǎn)換器時(shí)鐘應(yīng)用的出色PLL性能

雖然ADF5610內(nèi)部的鎖相環(huán)(PLL)具有中等品質(zhì)因數(shù)(FOM)–229 dBc/Hz（高電流模式下為–232 dBc/Hz），但考慮到1/f噪聲(–129 dBc/Hz)和出色的VCO相位噪聲特性，則可以實(shí)現(xiàn)低于38 fs（1 kHz至100 MHz集成限值）的rms抖動(dòng)。因此，ADF5610非常適合要求嚴(yán)苛的轉(zhuǎn)換器時(shí)鐘應(yīng)用。環(huán)路濾波器電阻值應(yīng)保持最小，以在高頻率(100 MHz)范圍內(nèi)實(shí)現(xiàn)較低的熱噪聲。為了達(dá)到這個(gè)性能水平，必須使用超低噪聲基準(zhǔn)電壓源。

圖2.RMS抖動(dòng)：8.0 GHz。

圖3.RMS抖動(dòng)：14.4 GHz。

通信和儀器儀表LO

除了很寬的頻率覆蓋范圍、行業(yè)領(lǐng)先的相位噪聲和極快的鎖定時(shí)間之外，ADF5610還具有其他特性，因此非常適合無線和儀器儀表應(yīng)用。在這些應(yīng)用中，ADF5610一般作為本地振蕩器使用。

24位小數(shù)分辨率相當(dāng)不錯(cuò)，與ADF5610的精確頻率模式功能配合使用時(shí)，有可能實(shí)現(xiàn)零(0 Hz)誤差頻率生成。將ADF5610用作本地振蕩器時(shí)，因?yàn)闃?biāo)稱輸出功率為5 dBm，所以可以直接通過RFOUT端口驅(qū)動(dòng)有源混頻器，這樣無需額外的放大電路，可以節(jié)省寶貴的電路板空間。采用單端方式使用時(shí)，差分分頻器(PDIVOUT/NDIVOUT)的標(biāo)稱輸出功率為2 dBm，但是，在窄帶應(yīng)用中，可以通過低損耗巴倫或混合耦合器將差分進(jìn)行組合，以實(shí)現(xiàn)1~2dB輸出功率的增加。

如今低功耗非常重要，ADF5610在低電流模式、禁用輸出分頻器時(shí)，只消耗低于700 mW的功率，即使在最壞情況（高性能模式，輸出分頻器設(shè)為128分頻）下，（）其功耗稍高于1 W。即使在低電流模式下，ADF5610的相位噪聲性能在同類產(chǎn)品中也處于領(lǐng)先水平，僅增加2 dBc/Hz。

ADF5610還具有出色的雜散性能，PFD雜散低至-105 dBc，帶內(nèi)未濾波的整數(shù)邊界雜散標(biāo)稱值為-45 dBc。

小尺寸

ADF5610 PLL/VCO采用7 mm × 7 mm、48引腳基板柵格陣列(LGA)封裝。工作時(shí)只需極少的外部去耦，因此可以使用小型解決方案實(shí)現(xiàn)出色性能。為實(shí)現(xiàn)最佳性能，建議使用優(yōu)質(zhì)低壓降(LDO)穩(wěn)壓器，例如ADM7150、LT3045/LT3042或HMC1060。VCO需要5 V電源，其余的電路則使用3.3 V電軌供電。ADF5610可以使用ADIsimPLL™進(jìn)行仿真，以幫助用戶設(shè)計(jì)實(shí)現(xiàn)完整的PLL頻率合成器所需的適當(dāng)外部元件電路。

結(jié)論

ADF5610具備行業(yè)領(lǐng)先的頻率覆蓋范圍、出色的相位噪聲性能、高輸出功率、低功耗和小尺寸，因此能夠滿足新通信和儀器儀表系統(tǒng)的嚴(yán)苛要求。