http://bfqmb.cn 2023-08-22 09:31 來源:西門子工業(yè)業(yè)務(wù)領(lǐng)域
西門子數(shù)字化工業(yè)軟件日前推出創(chuàng)新的Calibre® DesignEnhancer軟件,可以讓集成電路 (IC)、布局布線 (P&R) 和全定制設(shè)計團隊在IC設(shè)計和驗證過程的早期,進行自動化“Calibre設(shè)計即正確”的版圖修改優(yōu)化,進而大幅地提高生產(chǎn)率、提升設(shè)計質(zhì)量并縮短上市時間。
Calibre DesignEnhancer是西門子Calibre® nmPlatform物理驗證平臺一系列“左移”工具的最新成果,能夠賦能定制和數(shù)字設(shè)計團隊快速、準(zhǔn)確地優(yōu)化其設(shè)計,以減少或消除電壓降 (IR drop) 和電遷移 (EM) 問題,從而增強物理驗證的準(zhǔn)備效能。通過支持IC設(shè)計和實施階段的版圖自動優(yōu)化,Calibre DesignEnhancer工具可以幫助客戶更快地達成“DRC-Clean”以實現(xiàn)Tapeout,同時提高設(shè)計的可制造性和電路可靠性。
STMicroelectronics智能電源技術(shù)研發(fā)設(shè)計支持總監(jiān)Pier Luigi Rolandi表示:
“Calibre DesignEnhancer 解決方案幫助我們持續(xù)增強IC設(shè)計,在解決超規(guī)格電阻和 IR 降壓問題等方面功效顯著。”
在對 IC 設(shè)計執(zhí)行物理驗證之前,工程師們往往依靠第三方 P&R 工具來整合設(shè)計以進行可制造性 (DFM) 優(yōu)化,這通常需要重復(fù)執(zhí)行多次耗時運算才能得到“DRC-Clean”的結(jié)果;而使用西門子Calibre DesignEnhancer工具,設(shè)計團隊可以在準(zhǔn)備用于物理驗證的版圖過程中,顯著縮短周轉(zhuǎn)時間并減少 EM/IR 問題。
Calibre DesignEnhancer 工具目前提供三種使用模型
西門子數(shù)字化工業(yè)軟件Calibre設(shè)計解決方案資深物理驗證產(chǎn)品管理總監(jiān)Michael White表示:
“今天的 IC 設(shè)計環(huán)境充滿挑戰(zhàn),采用先進工藝的工程團隊在工作中往往受到既定的面積和項目時間約束,因此很難優(yōu)化版圖以實現(xiàn)可制造性和高性能;而使用 Calibre DesignEnhancer 軟件,設(shè)計人員可以在設(shè)計周期的早期發(fā)揮 Calibre 的多邊形處理速度和精度優(yōu)勢,避免設(shè)計周期后期出現(xiàn)意外。”
Calibre DesignEnhancer解決方案采用經(jīng)過市場驗證的技術(shù)、引擎和Calibre規(guī)則集,可以幫助客戶獲得“設(shè)計即正確”、Calibre DRC-Clean的結(jié)果,同時signoff驗證質(zhì)量。該解決方案能夠讀取OASIS、GDS和LEF/DEF作為輸入文件,并使用OASIS、GDS或增量DEF文件的任意組合來輸出版圖修改,這樣可以幫助設(shè)計團隊輕松地將Calibre DesignEnhancer的修改結(jié)果反向標(biāo)注到設(shè)計數(shù)據(jù)庫中,以供常用工具執(zhí)行功耗和時序分析,從而可在設(shè)計創(chuàng)建生命周期的早期進行進一步分析。
Calibre DesignEnhancer工具利用行業(yè)接口標(biāo)準(zhǔn),與所有的主流設(shè)計和實施環(huán)境集成,可提供易于使用的工作環(huán)境。Calibre DesignEnhancer套件現(xiàn)在可供所有支持130 nm到2 nm設(shè)計的領(lǐng)先晶圓代工廠使用,具體取決于使用模型和技術(shù)。