http://bfqmb.cn 2022-08-09 09:58 來(lái)源:Teledyne e2v
試想一下,是否有可能使用光纖互聯(lián)而不是銅線互聯(lián),建立多通道微波無(wú)線電系統(tǒng)?這種設(shè)計(jì)的優(yōu)點(diǎn)包括:
本文將詳細(xì)介紹 Teledyne e2v 公司用于驗(yàn)證光鏈路假說(shuō)的實(shí)驗(yàn)方法,并評(píng)估其發(fā)展現(xiàn)狀。
如今,全球數(shù)據(jù)中心廣泛地使用大量的光鏈路,因此乍一看這種光纖傳輸?shù)脑O(shè)想可能不是特別具有創(chuàng)新性。右 邊的方框里展示了使用光纖的主要優(yōu)點(diǎn)。
光纖的優(yōu)點(diǎn)
然而,在無(wú)線電設(shè)計(jì)的領(lǐng)域中,我們需要解決一些新的工程挑戰(zhàn)。需要強(qiáng)調(diào)的是,這個(gè)方案旨在傳輸模擬信號(hào)環(huán)境和數(shù)字域的所有信號(hào),因此必須處理低速控制信號(hào)和參考時(shí)鐘分布,最關(guān)鍵的是,必須確保確定性的多通道同步。原因在于,如果要實(shí)現(xiàn)理想的電子波束轉(zhuǎn)向,就必須保持信號(hào)空間(相位)的信息。
我們將討論如何高效使用 FPGA 的數(shù)字資源實(shí)現(xiàn)實(shí)驗(yàn)數(shù)據(jù)編碼和解碼引擎的高級(jí)架構(gòu)。我們還將詳細(xì)介紹項(xiàng)目通常會(huì)遇到的挑戰(zhàn),以及如何維持系統(tǒng)范圍里的確定性。好消息是這個(gè)方案已被證明是可行的。讀者將深入了解這個(gè) Teledyne e2v 新興微波軟件化能力的重要部分,之前的MWJ1文章首次討論了這個(gè)問(wèn)題。
1 能否通過(guò)光纖實(shí)現(xiàn)確定性數(shù)字相位陣列控制?, MWJ 2021 年 11 月
項(xiàng)目目標(biāo)
到目前為止,有兩個(gè)基于銅線的串行接口被用于連接寬帶數(shù)據(jù)轉(zhuǎn)換器和數(shù)字信號(hào)處理器。它們是行業(yè)標(biāo)準(zhǔn)JESD204 鏈接和 Teledyne e2v 的 無(wú) 需 許 可 證 的ESIstream 系統(tǒng)。
盡管光數(shù)據(jù)鏈路在現(xiàn)代的全球?qū)拵?yīng)用中有廣泛的應(yīng)用,但迄今為止,在無(wú)線電前端設(shè)計(jì)領(lǐng)域中,很少有人努力用它取代傳統(tǒng)的銅線設(shè)計(jì)。這里提出的數(shù)字光纜(ODH)項(xiàng)目旨在探索一種光學(xué)數(shù)據(jù)鏈路橋接的樣機(jī)的能力和局限性,需保證 4 種系統(tǒng)信號(hào)的可靠傳輸。它們是:
在 Teledyne e2v 的數(shù)據(jù)轉(zhuǎn)換器的領(lǐng)域中,確定性(即抑制不必要的偽隨機(jī)亞穩(wěn)態(tài))通過(guò)一種被稱(chēng)為同步鏈的新型方法得以保證。同步鏈包含一個(gè)簡(jiǎn)單的單沿同步信號(hào)的分布和一個(gè)同步標(biāo)志,使龐大的轉(zhuǎn)換器并行系統(tǒng)保持同步。然而,使用銅介質(zhì)時(shí)容易解決的問(wèn)題,在使用光纖傳輸時(shí)變得更具挑戰(zhàn)性。
我們?cè)O(shè)計(jì)了一種基于光纖的實(shí)驗(yàn)樣機(jī),以評(píng)估其作為銅線傳輸?shù)奶娲返倪m用性,并確定溫度和其他環(huán)境因素對(duì)其性能的影響。
在最初的實(shí)驗(yàn)階段,物理光纖鏈路的長(zhǎng)度是 10 米,使微波射頻模擬端和數(shù)字處理域分開(kāi)適當(dāng)?shù)木嚯x。
ODH實(shí)現(xiàn)
這個(gè)項(xiàng)目開(kāi)始階段的主要挑戰(zhàn)有兩點(diǎn):
先前的光纖鏈路的方案已支持控制信號(hào)和數(shù)據(jù)的傳輸。值得注意的是,英國(guó)林肯大學(xué)的一篇論文描述了一個(gè)基于 FPGA 的項(xiàng)目2,可組合 SPI 和 GPIO 數(shù)據(jù)并通過(guò)單一的光纖鏈路發(fā)送。
這篇論文描述了用于擴(kuò)展傳輸距離的數(shù)據(jù)編碼的方法,并闡述了面臨的挑戰(zhàn)。先前的結(jié)論是:
圖 1 數(shù)字光纜的概念設(shè)計(jì)
之前的工作奠定了如今的樣機(jī)的基石。我們提出了一種新的解決方案(圖 1),將低成本、低功耗的可編程邏輯器件(這里是 FPGA)配置為簡(jiǎn)單的編碼引擎,以格式化、聚合和序列化從系統(tǒng) GPIO 和 SPI 消息直接生成的慢速控制向量。接著,編碼的消息向量和參考時(shí)鐘、離散編碼的同步信號(hào)一起通過(guò)三路并行光學(xué)線路傳輸。
2 跨通道同步由于亞穩(wěn)態(tài)而變得更加復(fù)雜。亞穩(wěn)態(tài)是一種數(shù)字系統(tǒng)固有的偽隨機(jī)行為,可通過(guò)精巧的設(shè)計(jì)來(lái)緩解。
實(shí)驗(yàn)實(shí)現(xiàn)
我們的樣機(jī)基于現(xiàn)有的高端 IC 評(píng)估系統(tǒng)。我們選擇了一個(gè)包含了 EV12AQ600 的高級(jí)微波前端板卡的系統(tǒng)。這款四通道、12 位 6.4Gsps 的寬帶射頻 ADC 支持最高6.4GHz 采樣,為樣機(jī)提供了基于 FMC 的目標(biāo) ADC。EV12AQ600 直接安裝在一塊強(qiáng)大的信號(hào)處理(DSP)板卡上,使用標(biāo)準(zhǔn)的 FPGA 板卡格式(FMC)連接器。FMC為現(xiàn)有的互聯(lián)提供了有用的物理分隔,因此是改進(jìn)的基于光纖的數(shù)字傳輸層的理想接口,如圖所示。
考慮到所需的各種數(shù)字控制和時(shí)鐘信號(hào)需通過(guò) FMC 接口橋接,我們需要三個(gè)離散的光纖通道以控制發(fā)送到遠(yuǎn)程接收端 ADC 的信號(hào)。此外,我們還需要另外兩個(gè)通道處理發(fā)回 DSP 板卡的數(shù)據(jù)和 SSO 通信。
我們的目標(biāo)是實(shí)現(xiàn)一個(gè)實(shí)用的方案,因此需要尋找一款低成本、低功耗的可編程邏輯器件(PLD)。經(jīng)過(guò)市場(chǎng)調(diào)研,Artix 7 FPGA 成為代碼引擎的合適的選擇。參考圖 2 所示的系統(tǒng)分區(qū),很明顯對(duì)于未來(lái)的設(shè)計(jì),可以很容易地將編碼引擎資源和 DSP FPGA 合并以降低成本。目前,我們只使用了不到 5%的 Artix 7 的資源。這是一款易于使用的樣機(jī),可方便地進(jìn)行編程,因此用戶可在設(shè)計(jì)的早期階段保持編碼引擎為離散模塊。
還需注意,我們需要遠(yuǎn)程訪問(wèn)參考時(shí)鐘,因此樣機(jī)的解碼端需要一個(gè)本地的時(shí)鐘發(fā)生器。物理層是通過(guò) Radiall D-lightsys® VCSEL 光纖驅(qū)動(dòng)器實(shí)現(xiàn)的。這個(gè)驅(qū)動(dòng)器可支持從 100MHz 到 10GHz 的數(shù)據(jù)率,并在此范圍內(nèi)具有出色的時(shí)鐘抖動(dòng)性能。Radiall 的堅(jiān)固耐用的 D 光組合提供三種數(shù)據(jù)率等級(jí)(10Mbps、5Gbps 和 12Gbps)和多個(gè)封裝選項(xiàng)。這些器件被配置為四通道雙工收發(fā)器或 12 通道單工接收器/發(fā)射器。驅(qū)動(dòng)與協(xié)議無(wú)關(guān),可提供標(biāo)準(zhǔn)LVDS 和 CML 電氣接口。
兩個(gè)關(guān)鍵的系統(tǒng)挑戰(zhàn)
這款樣機(jī)有兩個(gè)核心挑戰(zhàn),它們是:
提供系統(tǒng)范圍的確定性同步
我們已在之前的幾篇論文里介紹了同步鏈。如前所述,如果要完全用光介質(zhì)替代銅介質(zhì),同步鏈?zhǔn)浅晒εc否的關(guān)鍵因素。
在光纖上實(shí)現(xiàn)可靠的同步分布的挑戰(zhàn)是,同步信號(hào)通常是一個(gè)相對(duì)慢速的信號(hào),其邏輯電平變化大約為 10ns??紤]到同步信號(hào)的“無(wú)時(shí)鐘”特性,它的精確的電平變化如何通過(guò)光纖傳輸?
曼徹斯特編碼是一種簡(jiǎn)單的相移鍵控技術(shù),可提供一種合適的解決方案。二進(jìn)制數(shù)據(jù)與時(shí)鐘相位有關(guān)(圖 2),可有效保證中位電平轉(zhuǎn)換,有助于保持直流平衡(銅介質(zhì)接口)并提供規(guī)律的數(shù)據(jù)邊沿來(lái)源,以確保光纖鏈路保持鎖定并可區(qū)分出 SYNC 的有效性。
圖 2 SYNC 邊沿的曼徹斯特編碼
曼徹斯特編碼容易通過(guò)異或(XOR)系統(tǒng)所需的 SYNC 信號(hào)和參考時(shí)鐘實(shí)現(xiàn)。盡管這里可以看到在 SYNC 信號(hào)有效之前有一個(gè)穩(wěn)定的零數(shù)據(jù)流,但在半個(gè)參考時(shí)鐘周期內(nèi),接收端成功識(shí)別了 SYNC 由低到高的轉(zhuǎn)變。
順便說(shuō)一句,延遲可能會(huì)影響系統(tǒng)級(jí)同步,這也是保證銅介質(zhì)鏈接的確定性的挑戰(zhàn)之一。使用光纖時(shí),延遲比使用銅線時(shí)低幾個(gè)數(shù)量級(jí)。因此,對(duì)于大多數(shù)的應(yīng)用,調(diào)整多陣列系統(tǒng)中不同的 SYNC 傳遞時(shí)間變成了一個(gè)可以忽略的小問(wèn)題。這是光纖解決方案的優(yōu)點(diǎn)之一。
完全速率鏈接鎖定
成功與否取決于兩個(gè)因素。第一個(gè)因素是編碼引擎的數(shù)字設(shè)計(jì)所固有的。此外,編碼引擎依賴(lài)于嵌入式 PLL 以區(qū)分時(shí)鐘沿和同步到參考時(shí)鐘。
外部到編碼引擎的部分與光纖鏈接的特性有關(guān)。在較大的數(shù)據(jù)率范圍里,鏈路的性能有所不同。因此,光纖收發(fā)器需提供內(nèi)部的電流調(diào)制控制。我們還未測(cè)試樣機(jī)的這方面的特性,將在評(píng)估性能隨溫度變化的特性時(shí)進(jìn)一步研究。
到目前為止的成果
盡管我們進(jìn)行了大量的數(shù)字模擬,但還需在硬件就位并準(zhǔn)備好上電后,進(jìn)行實(shí)際的操作驗(yàn)證。也許盡管經(jīng)過(guò)了一輪嚴(yán)格的檢查,最初的設(shè)計(jì)還是存在一些微小的硬件錯(cuò)誤,需要進(jìn)一步修改和調(diào)整。
第一次上電令人失望。盡管我們進(jìn)行了大量的模擬工作,但事實(shí)證明,尋找阻礙接收端鎖定參考時(shí)鐘的原因是一件非常具有挑戰(zhàn)性的工作。我們開(kāi)始懷疑接收的串行參考時(shí)鐘的質(zhì)量。當(dāng)我們將參考時(shí)鐘速率從 EV12AQ600標(biāo)稱(chēng)的最大 12.8Gbps 線速率大幅降 低 至 9.0Gbps (4.5GHz 參考時(shí)鐘),終于出現(xiàn)了令人期待的鏈接鎖定。
雖然這時(shí) ADC 輸出數(shù)據(jù)速率只有期望最大值的三分之二左右,但令我們滿意的是,我們已經(jīng)建立了鎖定的鏈路,未來(lái)可通過(guò)調(diào)整參考時(shí)鐘和優(yōu)化鏈接特性實(shí)現(xiàn)目標(biāo)性能。在建立鎖定的過(guò)程中,我們確認(rèn)了幾個(gè)關(guān)鍵的鏈接參數(shù),從而驗(yàn)證了這個(gè)樣機(jī)的核心假設(shè),具體有以下幾點(diǎn):
結(jié)論
盡快我們沒(méi)有實(shí)現(xiàn)全速的數(shù)據(jù)信號(hào),但這個(gè)使用超過(guò) 10米的光纖的實(shí)驗(yàn)設(shè)計(jì)已被證明是可靠的,雖然它的數(shù)據(jù)率比目標(biāo)值低一些。此外,一旦建立了鏈接同步,樣機(jī)就可不間斷地運(yùn)行,并且不會(huì)丟失鏈接鎖定或改變比特錯(cuò)誤率(BER)。更棒的是,我們使用 Radiall 光纖收發(fā)器 為光纖調(diào)制電流提數(shù)字控制,可進(jìn)一步調(diào)整光纖傳輸特性。我們確信,通過(guò)進(jìn)一步的優(yōu)化,數(shù)據(jù)傳輸?shù)哪芰?huì)進(jìn)一步增強(qiáng),從而實(shí)現(xiàn)全速 12.8Gbps 的傳輸。
在我們宣稱(chēng)實(shí)驗(yàn)成功之前,有幾個(gè)重要的問(wèn)題需要進(jìn)一步的驗(yàn)證。其中最重要的問(wèn)題是驗(yàn)證更廣泛的系統(tǒng)級(jí)確定性多通道操作的可行性,而不是簡(jiǎn)單的單接收的SYNC 解碼。此外,這個(gè)問(wèn)題的結(jié)論適用于不同的環(huán)境條件——特別是溫度和電壓變化的情況。
時(shí)間會(huì)證明一切,但至少迄今為止的進(jìn)展是令人鼓舞的?,F(xiàn)在,我們正站在向先進(jìn)的數(shù)字智能微波天線設(shè)計(jì)的主要解決方案轉(zhuǎn)變的邊緣。